Les travaux autour du PCIe 6.0 ont débuté en juin 2019. Le PCI-SIG annonce que les spécifications de cette prochaine norme ont désormais atteint la version 0.9.
Il s’agit d’une importante étape permet de verrouiller les spécifications. En clair les entreprises peuvent désormais travailler sur l’implémentation du PCIe 6.0 dans leurs futurs produits. En effet il n’y aura désormais plus aucun changement important et de nouvelles fonctionnalités hormis si un bug majeur est découvert.
PCIe 6.0, quoi de neuf ?
Le PCIe 6.0 sera la première version du PCIe à utiliser la modulation d’impulsions en amplitude à 4 niveaux (PAM-4). Cette nouveauté va remplacer le NRZ 128b/130b utilisé depuis le PCIe 3.0. L’objectif est de transporter deux fois plus de données que le NRZ sans avoir besoin de doubler la bande passante. Le PAM 4 s’accompagne également du FEC alias la correction d’erreur directe afin de limiter l’impact sur la latence.
Le PCIe 6.0 devrait être rétro compatible avec toutes les versions précédentes de PCIe. Les spécifications finales devraient être actées dans les prochains mois. Sur la question du débit en Full Duplux. 16 lignes PCIe 6.0 proposeront une bande passante de 128 Go/s contre 64 Go/s pour le future PCIe 5.0 introduit par Alder Lake-S et 32 Go/s pour l’actuel PCIe 4.0.
Un futur bide comme le DisplayPort 2.0 dont l’implémentation est
impossible au regard des limites physiques du cuivre…
Les comités théodules responsables des normes DisplayPort 2.0 et
PCI-E 6.0 devraient songer à réaliser des prototypes fonctionnels
réalistes sur cuivre avant d’établir des normes futiles.
En tout cas, je vois que les pros de la mercatique s’amusent bien
avec PowerPoint… à défaut de réaliser des études de faisabilité.
Combien faudra-t-il enchaîner de répéteur (aka retimer) PCI-E 6.0
pour atteindre une carte graphique? Quid du coût?