La LPDDR6 est officielle avec comme objectif la rapidité et les économies d’énergie

Le JEDEC vient d’officialiser la norme LPDDR6 (Low Power Double Data Rate 6), sous le nom technique JESD209-6.

Cette mémoire RAM basse consommation est pensée pour répondre aux exigences croissantes des appareils mobiles, de l’intelligence artificielle et des charges de travail haute performance.

LPDDR6 : performance et économie d’énergie

La LPDDR6 intégrer une architecture à double sous-canal, permettant un accès plus flexible aux données tout en conservant une granularité fine de 32 octets. Cette approche favorise un débit plus élevé et une latence réduite.

Chaque puce LPDDR6 intègre deux sous-voies, avec 12 lignes de données par voie et quatre signaux de commande/adresse par sous-canal. Ce schéma permet d’optimiser le routage et d’améliorer la bande passante disponible.

L’un des grands enjeux est aussi la réduction de la consommation énergétique, un facteur clé pour les smartphones, tablettes, PC portables et objets connectés. Pour y parvenir elle introduit un fonctionnement sous tension plus basse (VDD2) et impose une double alimentation pour mieux réguler la puissance selon les charges.

D’autres fonctionnalités d’économie d’énergie sont également mises en avant.

• L’utilisation d’une commande d’horloge alternée,
• Le DVFSL (Dynamic Voltage and Frequency Scaling Low) ajuste dynamiquement la tension VDD2 en fonction de la fréquence,
• Un mode d’efficacité dynamique exploitant une seule interface sous-canal pour les usages à faible bande passante,
• Et la prise en charge de rafraîchissements automatiques partiels pour minimiser la consommation durant l’inactivité.

Sécurité et fiabilité renforcées

Enfin la LPDDR6 améliore la sécurité des données et la fiabilité du système, avec plusieurs ajouts importants. On trouve par exemple

• Le Per Row Activation Counting (PRAC) pour une meilleure intégrité DRAM,
• Un mode Meta Carve-out permettant d’allouer des zones mémoire critiques isolées pour des tâches sensibles,
• Le support natif de l’ECC sur puce, de la parité commande/adresse, du nettoyage des erreurs et de l’auto-test mémoire MBIST.