AMD lance EPYC Venice, Zen 6 débarque avec jusqu’à 256 cœurs et de la DDR5 sur 16 canaux
Une nouvelle offre serveur
AMD officialise ses processeurs serveur EPYC “Venice” de 6e génération. Elle est construite à l’aide de la microarchitecture Zen 6. L’offre s’adresse à plusieurs segments du marché datacenter allant des serveurs généralistes aux plateformes HPC, en passant par les infrastructures IA.
La gamme s’organise autour de plusieurs lignes de produits. Nous trouvons les EPYC 9006 en socket SP7 pour les serveurs principaux avec un nombre de cœurs élevé. De leur coté les EPYC 9006 en socket SP8 visent des plateformes d’entreprise optimisées par nœud. Les EPYC 9006X SP7, équipés de 3D V-Cache, s’adressent au calcul haute performance et enfin les EPYC 9006 LP “Verano” sont pensés pour les nœuds hôtes IA et exploitent une mémoire LPDDR.
Jusqu’à 256 cœurs avec Zen 6c
La gamme EPYC 9006 “Venice” propose plusieurs configurations. Les modèles basés sur des cœurs Zen 6 classiques grimpe jusqu’à une vitrine armée de 96 cœurs et 192 threads. Les variantes exploitant des cœurs compacts Zen 6c va beaucoup plus loin, avec 256 cœurs et 512 threads par processeur.
AMD propose aussi des déclinaisons Venice-X destinées au HPC. Grâce à la technologie 3D V-Cache, ces modèles embarquent jusqu’à 1 152 Mo de cache L3 par socket. Un atout important pour certaines charges de calcul scientifique, de simulation ou d’analyse de données, particulièrement sensibles à la capacité de cache.
DDR5 16 canaux, MRDIMM et LPDDR5X
L’autre grande évolution concerne le sous-système mémoire. Sur socket SP7, les EPYC Venice bénéficient d’une interface mémoire DDR5 sur 16 canaux, avec la prise en charge native des RDIMM DDR5-8000. Nous avons aussi la prise en charge des modules MRDIMM pouvant atteindre des vitesses de type DDR5-12800.
Certaines variantes spécifiques disposent aussi d’interfaces LPDDR5X sur 24 canaux, avec le support de modules SOCAMM2 remplaçables sur le terrain. Cette approche vise notamment les nœuds hôtes IA, où la densité mémoire, l’efficacité énergétique et la bande passante jouent un rôle central.
Sur le plan plateforme, les processeurs EPYC Venice prennent en charge les configurations 1P et 2P. Chaque socket fournit 128 lignes PCI Express 6.0, afin de répondre aux besoins des accélérateurs, du stockage NVMe, des cartes réseau très haut débit et des infrastructures composables. AMD annonce la prise en charge de CXL 3.1 et une nouvelle génération d’Infinity Fabric. Cette interconnexion de 5e génération doit accompagner la montée en charge des plateformes serveur.
Les processeurs AMD EPYC “Venice” sont en production, mais leur disponibilité sera progressive. Les modèles EPYC 9006 SP7 sont attendus au quatrième trimestre 2026. Les variantes EPYC 9006 SP8 doivent suivre au premier semestre 2027. Les modèles HPC EPYC 9006X SP7 avec 3D V-Cache sont prévus pour le second semestre 2027, tout comme la série EPYC 9006 LP “Verano”.
