Comme vous le savez, le Forum Intel des Développeurs (L’IDF) se tient cette semaine à San Francisco, du 22 au 24 septembre. Paul Otellini, Président et Chief Executive Officer (CEO) de la société, a présenté le jour de l’ouverture une galette de silicium comportant les premières puces opérationnelles gravées en 22 nm.
La tranche de silicium 22 nm se compose de matrices comportant 364 millions de bits de SRAM et plus de 2,9 milliards de transistors rassemblés sur une surface de la taille d’un ongle. Le procédé de fabrication exploite la troisième génération de transistors à porte métallique « high k » afin de réduire les courants de fuite.
Intel souligne qu’il est actuellement en phase de développement pour la gravure en 22 nm ce qui devrait permettre de respecter son calendrier biennal alterné d’une nouvelle microarchitecture suivie d’une augmentation de la finesse de gravure.
Le procédé de gravure à 32 nm est pour sa part opérationnel. Intel vise une production au quatrième trimestre. Après ce passage au 32 nm, la prochaine microarchitecture Sandy Bridge est au programme. Elle se caractérise par la présence d’une puce graphique au cœur du processeur.
