Intel dévoile ses projets :Nehalem, Larabee ou encore Dunnington

Le géant du processeur a organisé, ce lundi 17 Mars à partir de 15 heures, une conférence téléphonique afin de dévoiler quelques détails sur les architectures Nehalem, Larabee ou encore Dunnington. Elle a été dirigée par le Vice President Digital Entreprise Group Opérations depuis les US.

Cette présentation fut déjà un rappel sur la cadence d’innovation du constructeur en suivant son concept Tick Tock. Il s’agit de soutenir une innovation annuelle avec soit un lancement d’une nouvelle architecture soit une évolution du core de ses processeurs.

Ainsi, nous avons pu constater que le Core 2 Duo lancé en 2006 a été remplacé par le Penryn qui, à son tour, cèdera sa place au Nehalemn fin 2008 qui sera ramplacé en 2010 par le Sandy Bridge.

Le successeur du Penryn, le Nehalem (Westmere), conservera l’utilisation d’une gravure à 45 nm mais sera l’élu de l’inauguration d’une  nouvelle architecture présentée par Intel sous le terme d’adaptable.

Son design devient adaptable dynamiquement avec une gestion jusqu’à 8 cores d’exécution par processeur. L’utilisation du FSB va tirer sa révérence en cédant sa place au QPI pour QuickPath Interconnect.

Ainsi le Nehamen sera le premier processeur de la marque à embarquer un contrôleur mémoire avec la gestion de non pas deux canaux en DDR3 mais trois. Chaque core d’exécution sera équipé d’un cache L2 de 256 ko et le Nehalemen disposera d’un cache L3 partagé de 8 mo.

L’hyperThreading fera son grand retour dans une version améliorée nommée SMT pour Simultaneous Multi-threading.

Chaque core aura la possibilité de travailler simultanément sur deux threads (processus) soit 8 pour un processeur Quad core et 16 dans le cas d’un dual processeur Quad core.

Après le Nehalem, Intel présentera le Westmere, un die-shrink de Nehalem en 32nm annoncé  pour 2009, puis Sandy-Bridge, une version améliorée du Westmere attendu pour 2010 qui inaugura l’AVX ou Advanced Vector Extension.

Il s’agit ici d’optimiser les possibilités d’un processeur à travailler plus efficacement sur les instructions vectorielles. Intel augmentera la taille de prise en charge avec un passage de 128 bits actuellement à 256 bits.