Logo Intel
Des informations apparaissent concernant les futurs processeurs de bureau Arrow Lake-S. Le cache L2 des P-Cores fait parler de lui.
Selon un récent rapport, Arrow Lake-S va proposer une architecture hybride avec des cœurs « haute performance » (P-Cores) disposant de 3 Mo de cache de niveau deux (L2). A titre de comparaison les puces Core Raptor Lake de 13e génération et Raptor Lake Refresh de 14e génération d’Intel s’arment de P-Cores avec 2 Mo de cache L2. Arrow Lake-S ( 15e génération Core) dont le lancement est prévu en 2024 va ainsi augmenter la taille de ce cache de second niveau de 50%.
Les dernières rumeurs parle de P-Cores « Lion Cove » et de E-Cores « Skymont ». Intel prévoit d’utiliser une finesse de gravure 20A.
Source : VideoCardz
Le menu Démarrer de Windows 11 va continuer à évoluer. Microsoft travaille sur une importante… Lire d'avantage
Le grand rendez-vous de cette année n’est pas Windows 12 mais Windows 11 24H2. Cela… Lire d'avantage
Nvidia propose de nouveaux pilotes graphiques Game Ready, les GeForce 552.44 WHQL. Voici les faits… Lire d'avantage
Nvidia mène des tests autour de ses GeForce RTX 50 series. Ils concernent la conception… Lire d'avantage
Nvidia travaille sur sa prochaine génération de carte graphique dont la GeForce RTX 5090. Que… Lire d'avantage
Microsoft teste des nouvelles restrictions si Windows 11 n’est pas activé. Elles concernent une application… Lire d'avantage
Voir commentaires
pffffffwoooaaaa comme ça va nous changer, ouuulaaalaaaa...heuu pourquoi le L2, doc ? rien pour les L1 et L3 ?!! tsss tsss tsss po bien ça. serieux ???
Augmenter significativement la taille du L3 partagé risque de
sévèrement peser sur la dissipation thermique tandis que l'usage des
niveaux inférieurs est plus dynamique ce qui permet théoriquement de
maîtriser plus facilement la consommation.
Ceci dit 1 Mo supplémentaire de cache L2 par coeur de performance
cela représente ~48 Mns de transistors qui sont bien dérisoires face
aux ~1728 Mns de transistors du cache L3 d'un Core i9-13900KS sachant
que de manière empirique on peut estimer qu'il faut doubler la quantité
totale de cache accessible par coeur pour espérer augmenter de ~10 % le
débit d'instructions (aka IPC) pour une application single thread.
Bref, Bob de la mercatique (cf. recrutement de Robert Hallock) va
encore abuser d'hyperboles tel qu'une augmentation de 50 % du cache
L2 pour au final présenter une tempête dans un verre d'eau...