Zen 7, AMD vise le passage de 2 à 1,4 nm

Dans l’attente du lancement des processeurs AMD Zen 6, les regards se tournent vers la suite, c’est à dire l’architecture Zen 7. Il est rapporté qu’AMD prépare son futur CCD Zen 7, connu sous le nom de code Grimlock, autour du procédé A14 de TSMC.

Il s’agirait du premier nœud « Angstrom » du fondeur taïwanais, souvent présenté comme une gravure de classe 1,4 nm. Sachant qu’AMD n’a encore rien officialisé,  l’information reste au conditionnel.  En revanche, le calendrier rend cette hypothèse cohérente. TSMC positionne son procédé A14 comme la génération qui doit succéder au N2, avec une production de masse attendue autour de 2028.

Venice ouvre déjà la voie avec le 2 nm

Avant Zen 7, AMD doit d’abord franchir l’étape Zen 6. Le groupe a officialisé la montée en production de ses processeurs serveur EPYC Venice, présentés comme les premiers CPU HPC fabriqués sur le procédé N2 2 nm de TSMC. Ces puces sont censées déployer l’architecture Zen 6 et viser le marché des centres de données, du calcul haute performance et de l’IA.

Les EPYC Venice sont attendus avec 256 cœurs Zen 6 au maximum, soit une progression importante face aux EPYC Turin.

TSMC a présenté le procédé A14 comme une grande étape pour l’industrie. Il s’agit de la prochaine grande génération après le N2, avec des gains annoncés en vitesse, en efficacité énergétique et en densité logique. Selon les données communiquées l’A14 va offrir jusqu’à 10 à 15 % de performance supplémentaire à consommation équivalente, ou 25 à 30 % de réduction de consommation à performance identique, face au N2.

Zen 7, focus sur l’IA ?

Selon les fuites Zen 7 va donner naissance à des cœurs CPU plus adaptés aux certaines charges de travail dont les calculs vectoriels, matriciels et certaines opérations liées à l’intelligence artificielle. Plusieurs extensions d’instructions sont évoquées, dont AVX10, ACE, FRED et ChkTag. AVX10 est important car elle devrait renforcer les performances sur les charges vectorielles tout en améliorant la compatibilité logicielle.

ACE, contraction de Advanced Matrix Extensions est orienté vers les manipulations matricielles. Ce type d’instructions peut devenir utile dans un monde où les calculs liés à l’IA ne reposent pas uniquement sur les GPU, mais aussi sur les CPU, notamment pour certaines étapes de prétraitement, d’inférence légère ou de calcul hybride.

Zen 7 pourrait également introduire FRED, pour Flexible Return and Event Delivery, afin de réduire certaines latences et de simplifier le chemin d’exécution côté système. L’autre piste évoquée est ChkTag, une forme de memory tagging x86. Cette technologie pourrait aider à détecter ou limiter certaines erreurs mémoire, notamment les débordements de tampon et les scénarios de type use-after-free. e

Enfin coté packaging, AMD évaluerait différentes solutions, dont le FOPLP de Powertech. Le FOPLP, ou Fan-Out Panel-Level Packaging, permet d’assembler des puces à l’échelle de panneaux plutôt que seulement de wafers. L’objectif est de réduire les coûts et d’améliorer certains rendements pour des designs avancés.

Le 3D V-Cache va-t-il aussi évoluer ?

Certains rapports évoquent également une nouvelles générations de 3D V-Cache. Cette technologie est permis à AMD de se dédifférencier d’Intel notamment dans le jeu vidéo avec les Ryzen X3D.

Avec Zen 7, cette technologie devrait aller encore plus loin avec plus de cache, une intégration plus efficace, une meilleure dissipation thermique ou des variantes adaptées à différents marchés.